Central Processing Unit.プロセッサ、中央処理装置。 制御装置、演算装置、レジスタ群で構成される。コンピュータの頭脳にあたる部分。
CPUがプログラムを実行する際は主記憶上にプログラムをロードする。 プログラムの実行に必要な情報はレジスタに格納される。
近年は1つのCPUの中に複数のコアが入っており、 複数の平行処理が可能。
スレッドはPCから認識されているコア数のこと。
アーキテクチャ
| 制御方式 | |
| CISC | マイクロプログラム |
| RISC | ワイヤードロジック |
ビットに関しては2018年現在は32ビット、64ビットがある。 OSのCPUのビットに対応したものを使う必要がある。 アプリケーションも32ビット、64ビット対応のものがある。
32ビットWindowsではメモリは4GB(実質3.12GB)までしか使えない。 64ビットWindowsではOSによるが8GB以上のメモリが使用できる。
DEC Alpha. アメリカのDigital Equipment社が1980年代後半に開発開始したCPU。 PRISMというRISCプロセッサーのプロジェクトの成果を利用して開発が開始された。
arithmetic logical unit. 演算装置のこと。
(0).イギリスの企業。 CPUの開発を行う。製造はしていない。
(1).イギリスARM社が設計したCPUアーキテクチャー。 RISCに属する。
ARM自体は半導体工場を持たず、設計資料を企業にライセンス提供している。 各メーカーはこれに独自の機能を追加し一つのチップに実装している。
スマホの多くでARM製CPUが採用されている。
Complex Instruction Set Computer. 拡張命令セットコンピュータ。
CPUの命令の種類を増やしたり、高度化したりすることで処理能力を向上させる。
Data Processing Unit. NVIDIA社が開発したユニット。
従来CPUがおこなっていた処理の一部をおこなう。
Floating-Point Unit. 浮動小数点演算装置。
浮動小数点の演算に特化したIC回路。 CPUに接続される。
Front Side Bas. CPUとチップセット間でデータ転送を行うためのバス規格。 現在はQPIに置き換えられている。
伝送は改良型GTLが使用される。
Instruction Set Architecture. 命令セット。 CPU、MPUを動作させるための命令語の体系のこと。
Micro Controller Unit. 廉価なマイクロプロセッサ。 内部構成はパイプラインかランダム論理方式が採用される。
Micro Processing Unit. 演算、制御等の機能を一つの半導体チップに集積したもの。
高速処理が求められる場合に使われる。 主にスーパースカラが採用され、複数のALUをもつ。
メモリは一般的に外付け。
Neural network Processing Unit. AI、機械学習の処理に特化したプロセッサ。
Reduced Instruction Set Computer. 縮小命令セットコンピュータ。
命令の種類を少なくし、1つ1つの命令を高速に実行することにより処理能力を向上させる。
リスクファイブ。 ISAの一つ。オープンソースのCPUコア。
アメリカ米カリフォルニア大学バークレイ校のデビッド・パターソン教授らが中心に開発。 2011年に登場。 管理等はRISC-V Foundationがおこなっている。
System on a Chip. システムに必要なすべてのコンポーネントを1つのシリコンに圧縮した集積回路。
Thermal Design Power. 熱設計電力。 MPU,CPU等について設計上想定される最大放熱量。
Trusted Platform Module. 暗号鍵生成等をおこなう専用プロセッサ。 一般的にタンパリング対策がおこなわれており、物理的な破壊、改ざんでも保護機能がはたらく。
Windows Helloは認証基盤にTPMを使用している。
仕様や基準は非営利団体のTCGが作成している。
1.2と2.0は仕様が大きく異なる。2.0ではECCが使用可能。
累算器。 CPU内部の演算レジスタのこと。 演算結果を格納する。
CPUを高速に動作するためのメモリ。 使用頻度の高いデータを一時保存する。
L1
容量が少ないがもっとも高速。
命令キャッシュとデータキャッシュに分かれていることが多い。
コア毎にもうけられる。
L2
L1がデータを見つけられなかった場合に使用される。
コア毎にもうけられる。
L3
最も容量が多いが速度は遅い。
複数のコアで共用される。
CPUの性能を表すのに使われる指標。 1秒間に出力されるクロック信号の数をMHzまたはGHzであらわしたもの。
CPUの中心となる部分。従来は1CPUに1つだったが、 2023年現在は2つ以上のコアを持つ製品(マルチコア)もある。
論理コアとも。
CPUで同時に処理できる作業単位のこと。
負荷が少ない命令の場合、物理コア数よりも多いコア数を認識させることができる。
CPU内部に複数のパイプラインを用意し 並列に動作させ高速化を図る技術のこと。
命令が実行された順にキャッシュに格納する方式。
1つの命令をステージと呼ばれる段に分割し、 各ステージを並列にして処理する方式。
CPU内部の処理装置、外部メモリ、チップセットを結ぶ信号線の束のこと。
データバスとアドレスバスが一度に通信できる情報量をバス幅と呼ぶ。 単位はビット。
内部バス
CPU内部どうし、内部と外部のデータ、命令の通信に使われる。
データバス
CPUとメモリ、I/Oを結ぶ。
読み書きデータを通信する。
アドレスバス
CPUから外部に通信するバス。
CPUのアドレスレジスタから読み書きするデータや命令のアドレスが出力される。
コントロールバス
動作タイミング、読込か書込か等を指示するための制御信号を通信する。
メモリから命令コード(インストラクション)を取り出してくる動作のこと。
半導体回路の線幅のこと。単位はナノメートル。 リソグラフィの世代であらわすこともある。
Core i 第12世代で10nmとなっている。
プログラムで外部から分岐で入ってくることも、途中から外に出て行ってしまうことが無く 常に連続して実行される一連の命令のこと。
MPUを参照。
CPUの構成要素の一つ。 CPUに内蔵された一時保存用高速メモリ。
処理対象とする命令やデータを格納する領域。 一つのCPUには20-100個程度のレジスタがある。 レジスタの数、種類、格納できる値のサイズはCPUの種類により異なる。
主なレジスタ
| プログラムカウンタ(PC) |
| 命令レジスタ(IR) |
| 汎用レジスタ(GR) |
| スタックポインタ(SP) |
| グローバルポインタ(GP) |
| インデックスレジスタ |
| ベースレジスタ |
CPUのビット数はレジスタの記憶容量をあらわす。 32ビットCPUの場合、レジスタのビット幅は32ビットとなる。
専用レジスタと汎用レジスタに分かれる。
プログラムカウンタ
次に実行すべき命令が入っているアドレスを記憶する。
命令レジスタ
取り出した命令を一時的に記憶する。
データは命令部とオペランド部に分かれている。
汎用レジスタ
特に役割が決まっていないレジスタ。